Dobrej napad. Skoda ze mam tak malo casu, takze se muzu zucastnit jen jako pozorovatel.
Zejmena CPU bych chtel realizovat obvody maximalne stredni slozitosti, hradla, posuvne registry, scitacky, citace... Pouze pamet hodlam realizovat
Povolis si taky EPROMky? Daji se pouzit treba pro mikrokod, nebo v nich muzes mit ulozeno 8 mnohavstupych log. funkci (coz se muze hodit pokud si zakazes pouzivat PAL a pokrocilejsi hradlova pole).
Realizace bude probihat pouze na nepajivych kontaktnich polich, blokove. Cim vic, tim lip. Bude to vypadat mega cool! Za to rucim! :-D
A bude to na tech polich fungovat? Ja kdyz jsem na prumce delal zvukovku (asi 30 TTL integracu), tak to bylo samopajecim dratem na univerzalni desce. Nepajivym polim jsme tehdy prezdivali nekontaktni pole a zavrhl jsem je hned ze zacatku. Ale co ja vim, treba se dnes uz ty kontakty samovolne nerozpojujou.
Vzhledem k tomu, ze bude ucelem projektu navrhnout i ALU a vlastne celou architekturu CPU (nepujde o klon konkretniho jadra), tak je otazka, jakou slozitost storojoveho kodu mu implementujeme. Ale v podstate neco jako BrainFuck by mohlo stacit... ;-)
Pokusis se o pipelinovany (RISC) procesor (instrukce za takt), nebo spis tradicni mikrokodovany (kazda instrukce za n taktu, n>=2)?
Kazdopadne preju mnoho uspechu.
David